# $\mathsf{H}$ JAPAN PATENT OFFICE

25.10.2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

. 2003年10月28日

REC'D 0 9 DEC 2004

WIPO

PCT

出 Application Number:

特願2003-368166

[ST. 10/C]:

[JP2003-368166]

人 出 Applicant(s):

株式会社半導体エネルギー研究所

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年11月26日







【提出日】平成15年10月28日【あて先】特許庁長官 殿

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究

所内

【氏名】 山崎 舜平

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究

所内

【氏名】 前川 慎志

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究

所内

【氏名】 古野 誠

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究

所内

【氏名】 中村 理

【発明者】

【住所又は居所】 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究

所内

【氏名】 今井 馨太郎

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1



# ・【書類名】特許請求の範囲

### 【請求項1】

液晶を狭持する一方の基板に、酸素又は炭素を含む導電性材料から形成されたゲート電 極層と、前記ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化 珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から積層された薄膜トラン ジスタと、前記薄膜トランジスタと接続する画素電極とが備えられていることを特徴とす る液晶表示装置。

### 【請求項2】

液晶を狭持する一方の基板に、酸素又は炭素を含む導電性材料から形成されたゲート電 極層と、前記ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化 珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及びドレインに接続され酸 素又は炭素を含む導電性材料で形成される配線層と、前記配線層に接して形成された窒化 珪素層若しくは窒化酸化珪素層とが基板側から積層された薄膜トランジスタと、前記薄膜 トランジスタと接続する画素電極とが備えられたことを特徴とする液晶表示装置。

### 【請求項3】

液晶を狭持する一方の基板に、酸素又は炭素を含む導電性材料から形成されたゲート電 極層と、前記ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化 珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から積層された第1の薄膜 トランジスタと、前記第1の薄膜トランジスタと接続する画素電極と、前記第1の薄膜ト ランジスタと同じ層構造で形成された第2の薄膜トランジスタにより構成される駆動回路 と、前記駆動回路から延在し、前記第1の薄膜トランジスタのゲート電極層と接続する配 線層とが備えられていることを特徴とする液晶表示装置。

# 【請求項4】

液晶を狭持する一方の基板に、酸素又は炭素を含む導電性材料から形成されたゲート電 極層と、前記ゲート電極層と接して形成され窒化珪素層若しくは窒化酸化珪素層と、酸化 珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及びドレインに接続され酸 素又は炭素を含む導電性材料で形成される配線層と、前記配線層に接して形成された窒化 珪素層若しくは窒化酸化珪素層とが基板側から積層された第1の薄膜トランジスタと、前 記第1の薄膜トランジスタと接続する画素電極と、前記第1の薄膜トランジスタと同じ層 構造で形成された第2の薄膜トランジスタにより構成される駆動回路と、前記駆動回路か ら延在し、前記第1の薄膜トランジスタのゲート電極層と接続する配線層とが備えられて いることを特徴とする液晶表示装置。

### 【請求項5】

請求項1乃至4のいずれか一項において、前記導電性材料が、Ag若しくはAgを含む 合金であることを特徴とする液晶表示装置。

#### 【請求項6】

請求項2又は4において、前記半導体層が、水素とハロゲン元素を含み、結晶構造を含 むセミアモルファス半導体であることを特徴とする液晶表示装置。

### 【請求項7】

請求項2又は4において、前記駆動回路が、nチャネル型の薄膜トランジスタのみで構 成されていることを特徴とする液晶表示装置。

#### 【請求項8】

請求項1乃至4のいずれか一項において、前記薄膜トランジスタは、前記半導体層が、 水素とハロゲン元素を含み、結晶構造を含む半導体であって、 $5\sim1~5~c~m^2/V$ ・s e c の電界効果移動度で動作可能な薄膜トランジスタであることを特徴とする液晶表示装置

### 【請求項9】

請求項1乃至8のいずれか一項の液晶表示装置で、表示画面を構成したことを特徴とす る液晶テレビ受像器。

# 【請求項10】



絶縁表面を有する基板上に、液滴吐出法でゲート電極層を形成する第1の段階と、 前記ゲート電極層上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と

前記ゲート電極層と重なる位置に、液滴吐出法で第1のマスクを形成する第3の段階と

前記第1のマスクにより、前記絶縁層をエッチングしてチャネル保護層を形成する第4の段階と、

一導電型の不純物を含有する半導体層を形成する第5の段階と、

前記ゲート電極層を含む領域に、液滴吐出法で第2のマスクを形成する第6の段階と、 前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第7の 段階と、

液滴吐出法で、ソース及びドレイン配線層を形成する第8の段階と、

前記ソース及びドレイン配線層をマスクとして、前記チャネル保護層上の前記一導電型 の不純物を含有する半導体層をエッチングする第9の段階

の各段階を含むことを特徴とする液晶表示装置の作製方法。

### 【請求項11】

絶縁表面を有する基板上に、液滴吐出法でゲート電極層と、接続配線層を形成する第 1 の段階と、

前記ゲート電極層上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と

前記ゲート電極層と重なる位置に、液滴吐出法で第1のマスクを形成する第3の段階と

前記第1のマスクにより、前記絶縁層をエッチングしてチャネル保護層を形成する第4 の段階と、

一導電型の不純物を含有する半導体層を形成する第5の段階と、

前記ゲート電極層を含む領域に、液滴吐出法で第2のマスクを形成する第6の段階と、 前記一導電型の不純物を含有する半導体層と、前記半導体層とをエッチングする第7の 段階と、

前記ゲート絶縁層を選択的にエッチングして、前記接続配線層の一部を露出させる第8 の段階と、

液滴吐出法で、ソース及びドレイン配線層を形成すると共に、少なくとも一方の配線層 を前記接続配線層と接続する第9の段階と、

前記ソース及びドレイン配線層をマスクとして、前記チャネル保護層上の前記一導電型 の不純物を含有する半導体層をエッチングする第10の段階

の各段階を含むことを特徴とする液晶表示装置の作製方法。

### 【請求項12】

請求項10又は11において、前記第2の段階は、大気に晒すことなく連続的に行うことを特徴とする液晶表示装置の作製方法。

#### 【請求項13】

請求項10又は11において、前記ゲート絶縁膜は、第1の窒化珪素膜と、酸化珪素膜 と、第2の窒化珪素膜を順次積層することを特徴とする液晶表示装置の作製方法。



#### 【書類名】明細書

【発明の名称】液晶表示装置及びその作製方法、並びに液晶テレビ受像機

### 【技術分野】

#### [0001]

本発明は、大面積ガラス基板上に形成したトランジスタなどの能動素子をもって構成される液晶表示装置及びその製造方法に関する。

### 【背景技術】

# [0002]

従来、ガラス基板上の薄膜トランジスタ(以下「TFT」ともいう。)によって構成される、所謂アクティブマトリクス駆動方式の液晶表示パネルは、半導体集積回路の製造技術と同様に、フォトマスクを使った光露光工程により、各種薄膜をパターニングすることにより製造されてきた。

## [0003]

これまで、一枚のマザーガラス基板から複数の液晶表示パネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、1990年初頭における第1世代の $300\times400$ mmから、2000年には第4世代となり $680\times80$ mm若しくは $730\times920$ mmへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。

### [0004]

ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能であったが、基板サイズが大型化するにつれ、1回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた(例えば、特許文献1参照。)。

【特許文献1】特開平11-326951号公報

#### 【発明の開示】

#### 【発明が解決しようとする課題】

#### [0005]

しかしながら、ガラス基板のサイズは、第5世代で $1000 \times 1200$ mm若しくは $1100 \times 1300$ mmへとさらに大型化し、次世代では $1500 \times 1800$ mm若しくはそれ以上のサイズが想定されるにつけ、従来のパターニング方法では、生産性良く、低コストで表示パネルを製造することが困難となって来た。すなわち、つなぎ露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応した露光装置の開発には多大な投資が必要となって来た。

#### [0006]

そればかりでなく、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング 除去する工法では、材料コストを浪費し、多量の廃液を処理することが要求されてしまう という問題点が内在していた。


#### [0007]

本発明は、このような状況に鑑み成されたものであり、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な液晶表示装置及びその製造技術を提供することを目的としている。

# 【課題を解決するための手段】

#### [0008]

本発明は、配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など液晶表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することを特徴とするものである。選択的にパターンを形成可能な方法として、導電層や絶縁層など形成し対し、特定の目的に調合された組成物の液滴を選択的に吐出して所定



# [0009]

本発明は、絶縁表面を有する基板上に液滴吐出法でゲート電極層を形成する第1の段階 と、ゲート電極層上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第2の段階と、 ゲート電極層と重なる位置に液滴吐出法で第1のマスクを形成する第3の段階と、第1の マスクにより絶縁層をエッチングしてチャネル保護層を形成する第4の段階と、一導電型 の不純物を含有する半導体層を形成する第5の段階と、ゲート電極層を含む領域に液滴吐 出法で第2のマスクを形成する第6の段階と、一導電型の不純物を含有する半導体層と、 その下層側に位置する半導体層とをエッチングする第7の段階と、液滴吐出法でソース及 びドレイン配線層を形成する第8の段階と、ソース及びドレイン配線層をマスクとしてチ ャネル保護層上の前記一導電型の不純物を含有する半導体層をエッチングする第9の段階 の各段階を含むことを特徴としている。

# [0010]

本発明は、絶縁表面を有する基板上に液滴吐出法でゲート電極層と接続配線層を形成す る第1の段階と、ゲート電極層上に、ゲート絶縁層、半導体層、絶縁層を積層形成する第 2の段階と、ゲート電極層と重なる位置に液滴吐出法で第1のマスクを形成する第3の段 階と、第1のマスクにより絶縁層をエッチングしてチャネル保護層を形成する第4の段階 と、一導電型の不純物を含有する半導体層を形成する第5の段階と、ゲート電極層を含む 領域に液滴吐出法で第2のマスクを形成する第6の段階と、一導電型の不純物を含有する 半導体層とその下層側に位置する半導体層とをエッチングする第7の段階と、ゲート絶縁 層を選択的にエッチングして接続配線層の一部を露出させる第8の段階と、液滴吐出法で ソース及びドレイン配線層を形成すると共に少なくとも一方の配線層を前記接続配線層と 接続する第9の段階と、ソース及びドレイン配線層をマスクとしてチャネル保護層上の前 記一導電型の不純物を含有する半導体層をエッチングする第10の段階の各段階を含むこ とを特徴としている。

# [0011]

上記した第2の段階は、プラズマを援用した気相成長法(プラズマCVD)又はスパッ タリング法により、ゲート絶縁層、半導体層及び絶縁層の各層を大気に晒すことなく連続 的に形成することが好ましい。

# [0012]

ゲート絶縁膜は、第1の窒化珪素膜、酸化珪素膜及び第2の窒化珪素膜を順次積層して 形成することで、ゲート電極の酸化を防止出来、かつ、ゲート絶縁膜の上層側に形成する 半導体層と良好な界面を形成することが出来る。

#### [0013]

前記したように、本発明は、ゲート電極層や配線層、及びパターニングの時に利用する マスクを形成する際に液滴吐出法により行うことを特徴としているが、液晶表示装置を作 製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパタ ーンを形成可能な方法により形成して、液晶表示装置を製造することでその目的は達成さ れる。

#### [0014]

本発明の液晶表示装置は、液晶を狭持する一方の基板に、酸素又は炭素を含む導電性材 料から形成されたゲート電極層と、ゲート電極層と接して形成され窒化珪素層若しくは窒 化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から 積層された薄膜トランジスタと、薄膜トランジスタと接続する画素電極とが備えられてい ることを特徴としている。

# [0015]

本発明の液晶表示装置は、液晶を狭持する一方の基板に、酸素又は炭素を含む導電性材 料から形成されたゲート電極層と、ゲート電極層と接して形成され窒化珪素層若しくは窒 化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及び



ドレインに接続され酸素又は炭素を含む導電性材料で形成される配線層と、配線層に接し て形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された薄膜トランジ スタと、薄膜トランジスタと接続する画素電極とが備えられたことを特徴としている。

# [0016]

本発明の液晶表示装置は、液晶を狭持する一方の基板に、酸素又は炭素を含む導電性材 料から形成されたゲート電極層と、ゲート電極層と接して形成され窒化珪素層若しくは窒 化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層とが基板側から 積層された第1の薄膜トランジスタと、第1の薄膜トランジスタと接続する画素電極と、 第1の薄膜トランジスタと同じ層構造で形成された第2の薄膜トランジスタにより構成さ れる駆動回路と、駆動回路から延在し第1の薄膜トランジスタのゲート電極層と接続する 配線層とが備えられていることを特徴としている。

### [0017]

本発明の液晶表示装置は、液晶を狭持する一方の基板に、酸素又は炭素を含む導電性材 料から形成されたゲート電極層と、ゲート電極層と接して形成され窒化珪素層若しくは窒 化酸化珪素層と、酸化珪素層を少なくとも含むゲート絶縁膜と、半導体層と、ソース及び ドレインに接続され酸素又は炭素を含む導電性材料で形成される配線層と、配線層に接し て形成された窒化珪素層若しくは窒化酸化珪素層とが基板側から積層された第1の薄膜ト ランジスタと、第1の薄膜トランジスタと接続する画素電極と、第1の薄膜トランジスタ と同じ層構造で形成された第2の薄膜トランジスタにより構成される駆動回路と、駆動回 路から延在し、第1の薄膜トランジスタのゲート電極層と接続する配線層とが備えられて いることを特徴としている。

# [0018]

本発明は、ゲート電極層又は配線層を液滴吐出法で形成するものであり、導電性材料は Ag若しくはAgを含む合金で形成することができる。また、そのゲート電極層又は配線 層の上層には、窒化珪素膜若しくは窒化酸化珪素膜を接して設けることで酸化による劣化 を防止することができる。

# [0019]

本発明は、薄膜トランジスタの主要部である半導体層を、水素とハロゲン元素を含み、 結晶構造を含むセミアモルファス半導体で形成することも可能であり、それにより、nチ ャネル型の薄膜トランジスタのみで構成される駆動回路を設けることができる。すなわち 、半導体層に水素とハロゲン元素を含み結晶構造を含む半導体であって、1~15cm² /V・secの電界効果移動度で動作可能な薄膜トランジスタにより駆動回路を同一基板 上に実現することができる。

# 【発明の効果】

#### [0020]

本発明によれば、液滴吐出法により、配線層やマスクのパターニングを直接行うことが できるので、材料の利用効率を向上させて、かつ、作製工程を簡略化した薄膜トランジス タ及びそれを用いた液晶表示装置を得ることができる。

# 【発明を実施するための最良の形態】

#### [0021]

本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下の説明におい て、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する 説明については省略する。また、本発明は以下の説明に限定されず、本発明の趣旨及びそ の範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば 容易に理解されるものであり、以下に示す態様に限定して解釈されるものでない。

### [0022]

図1は本発明に係る液晶表示パネルの構成を示す上面図であり、絶縁表面を有する基板 100上に画素102をマトリクス上に配列させた画素部101、走査線側入力端子10 3、信号線側入力端子104が形成されている。画素数は種々の規格に従って設ければ良 く、XGAであれば1024×768×3(RGB)、UXGAであれば1600×12



0.0 imes 3 (RGB)、フルスペックハイビジョンに対応させるのであれば1.9.2.0 imes 1.080×3 (RGB) とすれば良い。

# [0023]

画素102は、走査線側入力端子103から延在する走査線と、信号線側入力端子10 4から延在する信号線とが交差することで、マトリクス状に配設される。画素102のそ れぞれには、スイッチング素子とそれに接続する画素電極が備えられている。スイッチン グ素子の代表的な一例はTFTであり、TFTのゲート電極側が走査線と、ソース若しく はドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によ って独立して制御可能としている。

# [0024]

TFTは、その主要な構成要素として、半導体層、ゲート絶縁層及びゲート電極層が挙 げられ、半導体層に形成されるソース及びドレイン領域に接続する配線層がそれに付随す る。構造的には基板側から半導体層、ゲート絶縁層及びゲート電極層を配設したトップゲ ート型と、基板側からゲート電極層、ゲート絶縁層及び半導体層を配設したボトムゲート 型などが代表的に知られているが、本発明においてはそれらの構造のどのようなものを用 いても良い。

# [0025]

半導体層を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気 相成長法やスパッタリング法で作製されるアモルファス半導体(以下「AS」ともいう。 )、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体 、或いはセミアモルファス(微結晶若しくはマイクロクリスタルとも呼ばれる。以下「S AS」ともいう。)半導体などを用いることができる。

# [0026]

SASは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エ ネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有 する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5~20nmの 結晶領域を観測することが出来、珪素を主成分とする場合にはラマンスペクトルが520 c m-1よりも低波数側にシフトしている。X線回折では珪素結晶格子に由来するとされる (111)、(220)の回折ピークが観測される。未結合手(ダングリングボンド)の 中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。S ASは、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体とし ては、SiH4、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4 などを用いることが可能である。またGeF4を混合させても良い。この珪化物気体をH2 、又は、 $H_2$ と $H_e$ 、 $A_r$ 、 $K_r$ 、 $N_e$ から選ばれた一種または複数種の希ガス元素で希 釈しても良い。希釈率は2~1000倍の範囲。圧力は概略0.1Pa~133Paの範 囲、電源周波数は1MHz~120MHz、好ましくは13MHz~60MHz。基板加 熱温度は300℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成 分の不純物は $1 \times 10^{20}$ cm $^{-1}$ 以下とすることが望ましく、特に、酸素濃度は $5 \times 10^{19}$ /c m<sup>3</sup>以下、好ましくは1×10<sup>19</sup>/cm<sup>3</sup>以下とする。

#### [0027]

図1は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する液晶表 示パネルの構成を示しているが、図2に示すように、COG(Chip on Glass)によりドラ・ イバICを基板100上に実装しても良い。ドライバICは単結晶半導体基板に形成され たものでも良いし、ガラス基板上にTFTで回路を形成したものであっても良い。

### [0028]

また、画素に設けるTFTをSASで形成する場合には、図3に示すように走査線側駆 動回路107を基板100上に形成し一体化することも出来る。

# [0029]

パターンの形成に用いる液滴吐出装置の一態様は図25に示されている。液滴吐出手段 1403の個々のヘッド1405は制御手段1407に接続され、それがコンピュータ1



4 1 0 で制御することにより予めプログラミングされたパターンを描画することができる 。描画するタイミングは、例えば、基板1400上に形成されたマーカー1411を基準 に行えば良い。或いは、基板1400の縁を基準にして基準点を確定させても良い。これ をCCDなどの撮像手段1404で検出し、画像処理手段1409にてデジタル信号に変 換したものをコンピュータ1410で認識して制御信号を発生させて制御手段1407に 送る。勿論、基板1400上に形成されるべきパターンの情報は記憶媒体1408に格納 されたものであり、この情報を基にして制御手段1407に制御信号を送り、液滴吐出手 段1403の個々のヘッド1405を個別に制御することができる。

次に、画素 102の詳細について、液滴吐出法を用いた作製工程に従い説明する。

# [0031]

### (第1の実施の形態)

第1の実施の形態として、チャネル保護型の薄膜トランジスタの作製方法について説明 する。

# [0032]

図4 (A) は、基板100上にゲート電極層と、ゲート電極層と接続するゲート配線層 を液滴吐出法で形成する工程を示している。なお、図4(A)は縦断面構造を模式的に示 し、A-B及びC-Dに対応する平面構造を図13に示すので同時に参照することが出来

#### [0033]

基板100は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミ ノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基 板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック 基板等を用いることができる。また、単結晶シリコンなどの半導体基板、ステンレスなど の金属基板の表面に絶縁層を設けた基板を適用しても良い。

# [0034]

基板100上には、スパッタリング法や蒸着法などの方法により、Ti(チタン)、W (タングステン)、Cr (クロム)、Al (アルミニウム)、Ta (タンタル)、Ni ( ニッケル)、Zr(ジルコニウム)、Hf(ハフニウム)、V(バナジウム)、Ir(イ リジウム)、Nb (ニオブ)、Pd (パラジウム)、Pt (白金)、Mo (モリブデン) 、Co(コバルト)又はRh(ロジウム)の金属材料で形成される導電体層201を形成 することが好ましい。導電体層201は0.01~10nmの厚さで形成すれば良いが、 極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。なお、この導電体 層201は、ゲート電極層を密着性良く形成するために設けるものであり、十分な密着性 が得られるのであれば、これを省略して基板100上にゲート電極層を直接形成しても良

# [0035]

導電体層 201上に、導電性材料を含む組成物を液滴吐出法にいより吐出して、ゲート 配線層202、ゲート電極層203、容量配線層204を形成する。これらの層を形成す る導電性材料としては、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、 A1 (アルミニウム) 等の金属の粒子を主成分とした組成物を用いることができる。また 、透光性を有するインジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物( ITSO)を組み合わせても良い。特に、ゲート配線層は、低抵抗化することが好ましの いで、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたも のを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀 、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、 酢酸プチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有 機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加え たりして適宜調整する。

# [0036]



液滴吐出法において用いるノズルの径は、 $0.02\sim100\mu m$ (好適には $30\mu m$ 以下)に設定し、該ノズルから吐出される組成物の吐出量は $0.001p1\sim100p1$ (好適には10p1以下)に設定することが好ましい。液滴吐出法には、オンデマンド型とコンティニュアス型の2つの方式があるが、どちらの方式を用いてもよい。さらに液滴吐出法において用いるノズルには、圧電体の電圧印加により変形する性質を利用した圧電方式、ノズル内に設けられたヒータにより組成物を沸騰させ該組成物を吐出する加熱方式があるが、そのどちらの方式を用いてもよい。被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には $0.1\sim3mm$ (好適には1mm以下)程度に設定する。ノズルと被処理物は、その相対的な距離を保ちながら、ノズル及び被処理物の一方が移動して、所望のパターンを描画する。また、組成物を吐出する前に、被処理物の表面にプラズマ処理を施してもよい。これは、プラズマ処理を施すと、被処理物の表面が親水性になったり、疎液性になったりすることを活用するためである。例えば、純水に対しては親水性になり、アルコールを溶媒したペーストに対しては疎液性になる。

# [0037]

組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。組成物の吐出後は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100度で3分間、焼成は200~350度で15分間~120分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、100~800度(好ましくは200~350度)とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去さるり度)とする。本工程により、組成物中の溶媒の揮発又は化学的に分散剤を除去と、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を分解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適である。

# [0038]

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、YAGレーザ等が挙げられ、後者の固体レーザとしては、Cr、Nd等がドーピングされたYAG、YVO4等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。但し、基板の耐熱性に依っては、レーザ光の照射による加熱処理は、数マイクロ秒から数十秒の間で瞬間に行うとよい。瞬間熱アニール(RTA)は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数マイクロ秒から数分の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えないという利点がある。

#### [0039]

ゲート配線層202、ゲート電極層203及び容量配線層204を形成を形成した後、表面に露出している導電体層201の処理として、下記の2つの工程のうちどちらかの工程を行うことが望ましい。

#### [0040]

第一の方法としては、ゲート配線層202、ゲート電極層203及び容量配線層204と重ならない導電体層201を絶縁化して、絶縁体層205~207を形成する工程である(図4(B)参照。)。つまり、ゲート配線層202、ゲート電極層203及び容量配線層204と重ならない導電体層201を酸化して絶縁化する。このように、導電体層201を絶縁化する場合には、当該導電体層201を0.01~10nmの厚さで形成しておくことが好適であり、そうすると酸化して絶縁層となる。なお、酸化する方法としては



、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。

### [0041]

第2の方法としては、ゲート配線層202、ゲート電極層203及び容量配線層204 をマスクとして、導電体層201をエッチングして除去する工程である。この工程を用いる場合には導電体層201の厚さに制約はない。

### [0042]

次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層を単層又は積層構造で形成する(図4(C)参照。)。特に好ましい形態としては、窒化珪素からなる絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層体がゲート絶縁膜に相当する。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。ゲート配線層202、ゲート電極層203及び容量配線層204に接する第1の層を窒化珪素若しくは窒化酸化珪素で形成することで、酸化による劣化を防止することができる。

# [0043]

次に、半導体層 2 1 1 を形成する。半導体層 2 1 1 は、シランやゲルマンに代表される 半導体材料ガスを用いて気相成長法やスパッタリング法で作製される A S 、或いは S A S で形成する。

# [0044]

プラズマCVD法を用いる場合、ASは半導体材料ガスであるSiH4若しくはSiH4とH2の混合気体を用いて形成する。SASは、SiH4をH2で3倍~1000倍に希釈して混合気体、若しくはSi2H6とGeF4のガス流量比をSi2H6対GeF4を20~40対0.9で希釈すると、Siの組成比が80%以上であるSASを得ることができる。特に、後者の場合は下地との界面から結晶性を半導体層211に持たせることが出来るため好ましい。

#### [0045]

半導体層 2 1 1 上には、絶縁体層 2 1 2 をプラズマ C V D 法やスパッタリング法で形成する。この絶縁体層 2 1 2 は、後の工程で示すように、ゲート電極層と相対して半導体層6 1 1 上に残存させて、チャネル保護層とするものであるので、界面の清浄性を確保して、有機物や金属物、水蒸気などの不純物で半導体層 2 1 1 が汚染されることを防ぐ効果を得るために、緻密な膜で形成することが好ましい。グロー放電分解法においても、珪化物気体をアルゴンなどの珪化物気体で 1 0 0 倍~5 0 0 倍に希釈して形成された窒化珪素膜は、100℃以下の成膜温度でも緻密な膜を形成可能であり好ましい。さらに必要があれば絶縁膜を積層して形成してもよい。

### [0046]

これでの工程において、以上、絶縁体層 2 0 8 から絶縁体層 2 1 2 までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、TFTの特性のばらつきを低減することができる。

#### [0047]

次に、絶縁体層 2 1 2 上であって、ゲート電極層 2 0 3 と相対する位置に、組成物を選択的に吐出して、マスク 2 1 3 を形成する(図 4 (C)参照。)。マスク 2 1 3 は、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いて液流吐出法で形成する。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調



整したり、界面活性剤等を加えたりして適宜調整する。

# [0048]

マスク213を利用して、絶縁体層212をエッチングして、チャネル保護層として機能する絶縁体層214を形成する。マスク213を除去して、半導体層211及び絶縁体層214上にn型の半導体層215を形成する(図4(C)参照。)。n型の半導体層215は、シランガスとフォスフィンガスを用いて形成すれば良く、AS若しくはSASで形成することができる。その後、次に、半導体層215上に、マスク216を液滴吐出法で形成する。このマスク216を利用して、n型の半導体層215及び半導体層211をエッチングして半導体層217と一導電型を有する半導体層218を形成する(図5(A)参照。)。なお、図5(A)は縦断面構造を模式的に示し、A-B及びC-Dに対応する平面構造を図14に示すので同時に参照する。

### [0049]

続いて、マスク216を除去後、導電性材料を含む組成物を選択的に吐出して、ソース及びドレイン配線層219、220を液滴吐出法で形成する(図5(A)参照。)。また、図5(B)は縦断面構造を模式的に示し、A-B及びC-Dに対応する平面構造を図15に示す。図15で示すように、基板100の一端から延びる信号配線201も形成する。これはソース及びドレイン配線層619と電気的に接続するように配設する。この配線層を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、A1(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物(ITO)、インジウム錫酸化物と酸化珪素からなるITSO、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。

# [0050]

次に、ソース及びドレイン配線層 6 1 9、 6 2 0 をマスクとして、絶縁体層 2 1 4 上の n 型の半導体層 2 1 8 をエッチングして、ソース及びドレイン領域を形成する n 型の半導体層 2 2 1、 2 2 2 を形成する(図 5 (C)参照。)。

### [0051]

続いて、ソース及びドレイン配線層 2 2 0 と電気的に接続するように、導電性材料を含む組成物を選択的に吐出して、画素電極に相当する画素電極層 2 2 4 を形成する。画素電極層 2 2 4 は、透過型の液晶表示パネルを作製する場合には、インジウム錫酸化物(I T O)、酸化珪素を含むインジウム錫酸化物(I T S O)、酸化亜鉛(Z n O)、酸化スズ(S n O 2)などを含む組成物により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、A g(銀)、A u(金)、C u(銅))、W(タングステン)、A 1(アルミニウム)等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により選明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて画素電極層を形成しても良い(図 6 (A)参照。)。なお、図 6 (A) は縦断面構造を模式的に示し、A - B 及びC - D に対応する平面構造を図 1 6 に示すので同時に参照することができる。

#### [0052]

以上の工程により、基板100上にボトムゲート型(逆スタガ型ともいう。)のTFTと画素電極が接続された液晶表示パネル用のTFT基板200が完成する。

### [0053]

次に、画素電極層 2 2 4 を覆うように、印刷法やスピンコート法により、配向膜と呼ばれる絶縁体層 2 2 5 を形成する。なお、絶縁体層 2 2 5 は、スクリーン印刷法やオフセット印刷法を用いれば、図示するように選択的に形成することができる。その後、ラビングを行う。続いて、シール材 2 2 6 を液滴吐出法により画素を形成した周辺の領域に形成する(図 6 (B)参照。)。

#### [0054]

その後、配向膜として機能する絶縁体層227、対向電極として機能する導電体層22



8が設けられた対向基板229とTFT基板200とをスペーサを介して貼り合わせ、そ の空隙に液晶層を設けることにより液晶表示パネルを作製することができる(図6(C) 参照。)。シール材226にはフィラーが混入されていても良く、さらに対向基板229 には、カラーフィルタや遮蔽膜(ブラックマトリクス)などが形成されていても良い。な お、液晶層を形成する方法として、ディスペンサ式(滴下式)や、対向基板229を貼り 合わせてから毛細管現象を用いて液晶を注入するディップ式(汲み上げ式)を用いること ができる。

# [0055]

ディスペンサ方式を採用した液晶滴下注入法は、シール材226で閉ループを形成し、 その中に液晶を1回若しくは複数回滴下する。続いて、真空中で基板を貼り合わせ、その 後紫外線硬化を行って、液晶が充填された状態とする。

## [0056]

次に、大気圧又は大気圧近傍下で、酸素ガスを用いたアッシング処理により231に示 す領域の絶縁体層 2 0 8 ~ 2 1 0 を除去する(図 7 (A) 参照。)。この処理は、酸素ガ スと、水素、CF4、NF3、H2〇、CHF3から選択された一つ又は複数とを用いて行う 。本工程では、静電気による損傷や破壊を防止するために、対向基板を用いて封止した後 に、アッシング処理を行っているが、静電気による影響が少ない場合には、どのタイミン グで行っても構わない。

# [0057]

続いて、異方性導電体層を介して、ゲート配線層202が電気的に接続するように、接 続用の配線基板232を設ける。配線基板232は、外部からの信号や電位を伝達する役 目を担う。上記工程を経て、チャネル保護型のスイッチング用TFT233と容量素子2 34を含む液晶表示パネルが完成する。容量素子234は、容量配線層204とゲート絶 緑層と画素電極層224とで形成される。

# [0058]

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に 各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラ ス基板を用いても、容易に液晶表示パネルを製造することができる。

#### [0059]

# (第2の実施の形態)

第1の実施の形態では、画素電極層224とソース及びドレイン配線層220とが直接 コンタクトを形成する構成について示したが、他の形態として、この両者の間に絶縁層を 介在させても良い。

### [0060]

この場合には、図5 (C) までの工程が終了したら、保護膜として機能する絶縁体層 2 40を形成する(図8(A)参照。)。この保護膜は、窒化珪素や酸化珪素の被膜をスパ ッタリング法やプラズマCVD法で形成したものを適用すれば良い。絶縁体層240に開 口部241を形成する必要が生じ、該開口部241を介して、ソース及びドレイン配線層 2 2 0 と画素電極層 2 2 4 電気的に接続させる(図 8 (B)参照。)。なお、開口部 2 4 1の形成時には、後に接続端子を貼り付けるために必要な開口部242も同時に形成する とよい。

### [0061]

開口部241、242の形成方法は特に限定されないが、例えば、大気圧のプラズマエ ッチングにより、選択的に開孔を開けることもできるし、液滴吐出法によりマスクを形成 した後、ウエットエッチング処理を行っても良い。また、液滴吐出法により無機シロキサ ン若しくは有機シロキサン系の被膜を形成して絶縁体層 2 4 0 とすれば、開孔を形成する 工程は省略可能である。

#### [0062]

以上の様にして、図9に示す液晶表示パネルが完成する。



# [0063]

(第3の実施の形態)

第3の実施の形態として、チャネルエッチ型の薄膜トランジスタの作製方法について説 明する。

# [0064]

基板100上に、導電性材料を含む組成物を液滴吐出法にいより吐出して、ゲート配線 層202、ゲート電極層203、容量配線層204を形成する。次に、プラズマCVD法 やスパッタリング法を用いて、ゲート絶縁層を単層又は積層構造で形成する。特に好まし い形態としては、窒化珪素からなる絶縁体層208、酸化珪素からなる絶縁体層209、 窒化珪素からなる絶縁体層210の3層の積層体がゲート絶縁膜に相当する。さらに、活 性層として機能する半導体層211まで形成する。以上の工程は第1の実施の形態と同様 である。

#### [0065]

半導体層 2 1 1 上に、 n型の半導体層 3 0 1 を形成する(図 1 0 (A)参照。)。次に 、半導体層301上に、組成物を選択的に吐出してマスク302を形成する。続いて、マ スク302を利用して、半導体層211とn型の半導体層301を同時にエッチングして 半導体層303とn型の半導体層304を形成する。その後、半導体層304上に、導 電性材料を含む組成物を吐出して、ソース及びドレイン配線層305、306を形成する (図10(B)参照。)。

### [0066]

次に、ソース及びドレイン配線層305、306をマスクとして、 n型の半導体層30 4をエッチングして、半導体層307、308を形成する。この際、半導体層303も少 しエッチングされて、半導体層309が形成される。続いて、ソース及びドレイン配線層 306と電気的に接続するように、導電性材料を含む組成物を吐出して、画素電極層31 0を形成する(図10(C)参照。)。

# [0067]

次に、配向膜として機能する絶縁体層311を形成する。続いて、シール材312を形 成し、該シール材312を用いて、基板100と、対向電極314と配向膜313が形成 された基板315を貼り合わせる。その後、基板100と基板315の間に液晶層316 を形成する。次に、接続端子317を貼り付ける領域を大気圧又は大気圧近傍下でエッチ ングして露出させ、該接続端子317を貼り付けたら、表示機能を有する液晶表示パネル を作製することができる(図11参照。)。

### [0068]

(第4の実施の形態)

第4の実施の形態として、液滴吐出法により作製されるトップゲート型のTFTについ て、図29を参照して説明する。

#### [0069]

基板100上に液滴吐出法により、ソース及びドレイン配線層271~275を形成す る。これらの層を形成する導電性材料としては、Ag(銀)、Au(金)、Cu(銅)) 、W(タングステン)、A1(アルミニウム)等の金属の粒子を主成分とした組成物を用 いることができる。特に、ソース及びドレイン配線層は、低抵抗化することが好ましのい で、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたもの を用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。溶媒は、酢 酸プチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等の有機 溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えた りして適宜調整する。また、第1の実施の形態と同様に下地層を形成しても良い。

#### [0070]

ソース及びドレイン配線層 2 7 1 ~ 2 7 5 上に n 型の半導体層を全面に形成した後、ソ ース及びドレイン配線層272と277の間、及びソース及びドレイン配線層274と2 75の間にある n型の半導体層をエッチングして除去する。そして、AS若しくはSAS



を気相成長法若しくはスパッタリング法で形成する。プラズマCVD法を用いる場合、A Sは半導体材料ガスであるSiH4若しくはSiH4とH2の混合気体を用いて形成する。  $SASは、<math>SiH_4$ を $H_2$ で3倍 $\sim$ 1000倍に希釈して混合気体で形成する。このガス種 でSASを形成する場合には、半導体層の表面側の方が結晶性が良好であり、ゲート電極 を半導体層の上層に形成するトップゲート型のTFTとの組み合わせは適している。

# [0071]

半導体層278は、液滴吐出法により形成したマスク層を使って、ソース及びドレイン 配線層272~275に対応する位置に形成する。すなわち、ソース及びドレイン配線層 272と2753 (若しくは274と275)とを跨るように半導体層278を形成する 。この時、半導体層278と、ソース及びドレイン配線層272~275との間にはn型 の半導体層276~277が介在する形となる。

# [0072]

次いで、次に、プラズマCVD法やスパッタリング法を用いて、ゲート絶縁層207を 単層又は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁体層 2 08、酸化珪素からなる絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層 体をゲート絶縁膜として構成させる。

# [0073]

ゲート絶縁層207に貫通孔を形成し、ソース及びドレイン配線273、275の一部 を露出せた後、ゲート電極層279、280を液滴吐出法で形成する。この層を形成する 導電性材料としては、Ag(銀)、Au(金)、Cu(銅))、W(タングステン)、A 1 (アルミニウム) 等の金属の粒子を主成分とした組成物を用いることができる。

# [0074]

ソース及びドレイン配線層 2 7 5 と電気的に接続するように、導電性材料を含む組成物 を選択的に吐出して、画素電極に相当する第1電極層226を形成する。以上までの工程 により、スイッチング用TFT291、駆動用TFT292、容量部293が形成された TFT基板を得ることができる。

### [0075]

この第1電極層226は、液滴吐出法を用いて、第1電極層226は、透過型のEL表 示パネルを作製する場合には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウ ム錫酸化物 (ITSO)、酸化亜鉛 (ZnO)、酸化スズ (SnO2) などを含む組成物 により所定のパターンを形成し、焼成によって画素電極を形成しても良い。

#### [0076]

また、好ましくは、スパッタリング法によりインジウム錫酸化物(ITO)、酸化珪素 を含むインジウム錫酸化物(ITSO)、酸化亜鉛(ZnO)などで形成する。より好ま しくは、ITOに酸化珪素が2~10重量%含まれたターゲットを用いてスパッタリング 法で酸化珪素を含む酸化インジウムスズを用いても良い。

#### [0077]


本実施の形態の好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される 第1電極層226は、ゲート絶縁層207に含まれる窒化珪素からなる絶縁層210と密 接して形成され、それによりEL層で発光した光が外部に放射される割合を高めることが 出来るという効果を発現させることができる。

### [0078]

さらに全面に絶縁体層228を形成する。絶縁体層228は、次に、スピンコート法や ディップ法により全面に絶縁層を形成した後、エッチング加工によって図 2 6 に示すよう に開孔を形成する。このエッチングは、絶縁層228の下層にある保護層227やゲート 絶縁層207を同時に行うことで、第1電極層226と、ソース及びドレイン配線層27 1が露出するように加工する。また、液滴吐出法により絶縁層 2 2 8 を形成すれば、エッ チング加工は必ずしも必要ない。

#### [0079]

絶縁体層228は、第1電極層226に対応して画素が形成される位置に合わせて貫通



# [0080]

以上の工程により、基板100上にトップゲート型(順スタガ型ともいう。)のTFT と第1電極層が接続されたEL表示パネル用のTFT基板が完成する。

# [0081]

EL層229を形成する前に、大気圧中で200℃の熱処理を行い絶縁層228中若し くはその表面に吸着している水分を除去する。また、減圧下で200~400℃、好まし くは250~350℃に熱処理を行い、そのまま大気に晒さずにEL層229を真空蒸着 法や、減圧下の液滴吐出法で形成することが好ましい。

# [0082]

さらに、第2電極層230をEL層上に形成して発光素子234が形成される。この発 光素子234は駆動用TFT232と接続された構造となる。

### [0083]

続いて、シール材235を形成し、封止基板236を用いて封止する。その後、ゲート 配線層202にフレキシブル配線基板237を接続しても良い。これは、信号配線層23 7も同様である。

# [0084]

以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に 各種のパターンを形成することにより、1辺が1000mmを超える第5世代以降のガラ ス基板を用いても、容易にEL表示パネルを製造することができる。

#### [0085]

#### (第5の実施の形態)

第1の実施の形態、第2の実施の形態、第3の実施の形態によって作製される液晶表示 パネルにおいて、半導体層をSASで形成することによって、図3で説明したように、走 査線側の駆動回路を基板100上に形成することができる。

#### [0086]

図 2 0 は、1~1 5 c m²/V·secの電界効果移動度が得られるSASを使ったn チャネル型のTFTで構成する走査線側駆動回路のブロック図を示している。

# [0087]

図20において500で示すブロックが1段分のサンプリングパルスを出力するパルス 出力回路に相当し、シフトレジスタは n 個のパルス出力回路により構成される。 5 0 1 は バッファ回路であり、その先に画素502(図7の画素102に相当する。)が接続さる

# [0088]

図21は、パルス出力回路500の具体的な構成を示したものであり、nチャネル型の TFT601~612で回路が構成されている。このとき、SASを使ったnチャネル型 のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネル長 を8 $\mu$ mとすると、チャネル幅は $10\sim80\mu$ mの範囲で設定することができる。

#### [0089]

また、バッファ回路501の具体的な構成を図22に示す。バッファ回路も同様にnチ ャネル型のTFT620~636で構成されている。このとき、SASを使ったnチャネ



ル型のTFTの動作特性を考慮して、TFTのサイズを決定すれば良い。例えば、チャネ ル長を $10\mu$ mとすると、チャネル幅は $10\sim1800\mu$ mの範囲で設定することとなる

# [0090]

このような回路を実現するには、TFT相互を配線によって接続する必要があり、その 場合における配線の構成例を図12に示す。図12では、第1の実施の形態と同様に、ゲ ート電極層203、ゲート絶縁層(窒化珪素からなる絶縁体層208、酸化珪素からなる 絶縁体層209、窒化珪素からなる絶縁体層210の3層の積層体)、SASで形成され る半導体層217、チャネル保護層を形成する絶縁体層214、ソース及びドレインを形 成するn型の半導体層222、223、ソース及びドレイン配線層219、220が形成 された状態を示している。この場合、基板100上には、ゲート電極層203と同じ工程 で接続配線層232、233、234を形成しておく。そして、接続配線層232、23 3、234が露出するようにゲート絶縁層の一部をエッチング加工して、ソース及びドレ イン配線層219、220及びそれと同じ工程で形成する接続配線層235により適宜T FTを接続することにより様々な回路を実現することができる。

### [0091]

# (第6の実施の形態)

図26は走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様 について図26を参照して説明する。図26において画素102にはTFT260が設け られている。このTFTは第1の実施の形態と同様な構成を有している。

### [0092]

信号線側入力端子部には、保護ダイオード261と262が設けられている。この保護 ダイオードは、TFT261と同様な工程で作製され、ゲートとドレイン若しくはソース の一方とを接続することによりダイオードとして動作させている。図26で示す上面図の 等価回路図を図27に示している。

# [0093]

保護ダイオード261は、ゲート電極層250、半導体層251、チャネル保護用の絶 縁層252、配線層253から成っている。TFT262も同様な構造である。この保護 ダイオードと接続する共通電位線254、255はゲート電極層と同じ層で形成している 。従って、配線層253と電気的に接続するには、ゲート絶縁層にコンタクトホールを形 成する必要がある。

#### [0094]

ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスク層を形成し、エッチン グ加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電 加工も可能であり、基板の全面にマスク層を形成する必要はない。

#### [0095]

保護ダイオード261若しくは262は、TFT260におけるソース及びドレイン配 線層219と同じ層で形成され、それに接続している信号配線層256とソース又はドレ イン側が接続する構造となっている。

#### [0096]


走査信号線側の入力端子部も同様な構成である。このように、本発明によれば、入力段 に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿 入する位置は、本実施の形態のみに限定されず、図3で説明したように、駆動回路と画素 との間に設けることもできる。

### [0097]

#### (第7の実施の形態)

次に、第1の実施の形態、第2の実施の形態、第3の実施の形態によって作製される液 晶表示パネルに駆動用のドライバ回路を実装する態様について、図17〜図19を参照し て説明する。

#### [0098]



# [0099]

次に、TAB方式を採用した表示装置について、図18を用いて説明する。基板100 1上には、画素部1002、走査側の駆動回路1003、1004が設けられる。図18 (A) は基板1001上に複数のテープ1006を貼り付けて、該テープ1006にドラ イバIC1007を実装する形態を示す。図18(B)は基板1001上にテープ100 9を貼り付けて、該テープ1009にドライバIC1010を実装する形態を示す。後者 を採用する場合には、強度の問題から、ドライバIC1010を固定する金属片等を一緒 に貼り付けるとよい。

# [0100]

これらの液晶表示パネルに実装されるドライバICは、生産性を向上させる観点から、 一辺が300mmから1000mm以上の矩形状の基板1005、1008上に複数個作 り込むとよい。

### [0101]

つまり、基板1006、1008上に駆動回路部と入出力端子を一つのユニットとする 回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長 さは、画素部の一辺の長さや画素ピッチを考慮して、図17(A)、図18(A)に示す ように、長辺が15~80mm、短辺が1~6mmの矩形状に形成してもよいし、図17 (B)、図18(B)に示すように、画素領域1002の一辺、又は画素部1002の一 辺と各駆動回路1003、1004の一辺とを足した長さに形成してもよい。

#### [0102]


ドライバICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15 ~80mmで形成されたドライバICを用いると、画素部1002に対応して実装するの に必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させ ることができる。また、ガラス基板上にドライバICを形成すると、母体として用いる基 板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハ からICチップを取り出す場合と比較すると、大きな優位点である。

# [0103]

図17(A)及び(B)、図18(A)及び(B)において、画素領域1002の外側 の領域には、駆動回路が形成されたドライバIC1007、1008又は1009が実装 される。これらのドライバIC1007~1009は、信号線側の駆動回路である。RG Bフルカラーに対応した画素領域を形成するためには、XGAクラスで信号線の本数が3 072本必要であり、UXGAクラスでは4800本が必要となる。このような本数で形 成された信号線は、画素領域1002の端部で数プロック毎に区分して引出線を形成し、 ドライバIC1007~1009の出力端子のピッチに合わせて集められる。

#### [0104]

ドライバICは、基板上に形成された結晶質半導体により形成されることが好適であり 、該結晶質半導体は連続発光のレーザ光を照射することで形成されることが好適である。 従って、当該レーザ光を発生させる発振器としては、連続発光の固体レーザ又は気体レー ザを用いる。連続発光のレーザを用いると、結晶欠陥が少なく、大粒径の多結晶半導体層 を用いて、トランジスタを作成することが可能となる。また移動度や応答速度が良好なた めに高速駆動が可能で、従来よりも素子の動作周波数を向上させることができ、特性バラ ツキが少ないために高い信頼性を得ることができる。なお、さらなる動作周波数の向上を 目的として、トランジスタのチャネル長方向とレーザ光の走査方向と一致させるとよい。



# [0105]

レーザ結晶化を行うには、レーザ光の大幅な絞り込みを行うことが好ましく、そのビー ムスポットの幅は、ドライバICの短辺の同じ幅の1~3mm程度とすることがよい。ま た、被照射体に対して、十分に且つ効率的なエネルギー密度を確保するために、レーザ光 の照射領域は、線状であることが好ましい。但し、ここでいう線状とは、厳密な意味で線 を意味しているのではなく、アスペクト比の大きい長方形もしくは長楕円形を意味する。 例えば、アスペクト比が2以上(好ましくは10~10000)のものを指す。このよう に、レーザ光のビームスポットの幅をドライバICの短辺と同じ長さとすることで、生産 性を向上させた表示装置の作製方法を提供することができる。

# [0106]

図17、図18では、走査線駆動回路は画素部と共に一体形成し、信号線駆動回路とし てドライバICを実装した形態を示した。しかしながら、本発明はこの形態に限定されず 、走査線駆動回路及び信号線駆動回路の両方として、ドライバICを実装してもよい。そ の場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするとよい

# [0107]


画素領域1002は、信号線と走査線が交差してマトリクスを形成し、各交差部に対応 してトランジスタが配置される。本発明は、画素領域1002に配置されるトランジスタ として、非晶質半導体又はセミアモルファス半導体をチャネル部としたTFTを用いるこ とを特徴とする。非晶質半導体は、プラズマCVD法やスパッタリング法等の方法により 形成する。セミアモルファス半導体は、プラズマCVD法で300℃以下の温度で形成す ることが可能であり、例えば、外寸550×650mmの無アルカリガラス基板であっても 、トランジスタを形成するのに必要な膜厚を短時間で形成するという特徴を有する。この ような製造技術の特徴は、大画面の表示装置を作製する上で有効である。また、セミアモ ルファスTFTは、SASでチャネル形成領域を構成することにより2~10cm²/V ・secの電界効果移動度を得ることができる。従って、このTFTを画素のスイッチン グ用素子や、走査線側の駆動回路を構成する素子として用いることができる。従って、シ ステムオンパネル化を実現した液晶表示パネルを作製することができる。

# [0108]

なお、図17、図18では、第3の実施の形態に従い、半導体層をSASで形成したT FTを用いることにより、走査線側駆動回路も基板上に一体形成することを前提として示 している。半導体層をASで形成したTFTを用いる場合には、走査線側駆動回路及び信 号線側駆動回路の両方をドライバICを実装してもよい。

その場合には、走査線側と信号線側で用いるドライバICの仕様を異なるものにするこ とが好適である。例えば、走査線側のドライバICを構成するトランジスタには30V程 度の耐圧が要求されるものの、駆動周波数は100kHz以下であり、比較的高速動作は 要求されない。従って、走査線側のドライバを構成するトランジスタのチャネル長(L) は十分大きく設定することが好適である。一方、信号線側のドライバICのトランジスタ には、12V程度の耐圧があれば十分であるが、駆動周波数は3Vにて65MHz程度で あり、高速動作が要求される。そのため、ドライバを構成するトランジスタのチャネル長 などはミクロンルールで設定することが好適である。

# [0110]



# [0111]

信号線側入力端子104には、FPC812が異方性導電材で接着されている。異方性 導電材は樹脂815と表面にAuなどがメッキされた数十~数百μπ径の導電性粒子814から成り、導電性粒子814により信号線側入力端子104とFPC812に形成された配線813とが電気的に接続される。ドライバIC106も、異方性導電材でTFT基板200に接着され、樹脂811中に混入された導電性粒子810により、ドライバIC106に設けられた入出力端子809と信号線側入力端子104と電気的に接続される。

# [0112]

また、図19(B)で示すように、TFT基板200にドライバIC106を接着材816で固定して、Auワイヤ817によりドライバICの入出力端子と引出線または接続配線とを接続しても良い。そして封止樹脂818で封止する。なお、ドライバICの実装方法は、特に限定されるものではなく、公知のCOG方法やワイヤボンディング方法、或いはTAB方法を用いることができる。

### [0113]

ドライバICの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、TFTで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにICチップよりも長尺のドライバICで駆動回路を実装することにより、1つの画素領域に対して、実装されるドライバICの個数を減らすことができる。

#### [0114]

以上のようにして、液晶表示パネルに駆動回路を組み入れることができる。

# [0115]

# (第8の実施の形態)


第7の実施の形態により作製される液晶表示パネルによって、液晶テレビ受像機を完成させることができる。図23は液晶テレビ受像機の主要な構成を示すブロック図を示している。液晶表示パネルには、図1で示すような構成として画素部401のみが形成されて走査線側駆動回路403と信号線側駆動回路402とがTAB方式により実装される場合と、図2に示すような構成として画素部401とその周辺に走査線側駆動回路403と信号線側駆動回路402とがCOG方式により実装される場合と、図3に示すようにSASでTFTを形成し、画素部401と走査線側駆動回路403を基板上に一体形成し信号線側駆動回路402を別途ドライバICとして実装する場合などがあるが、どのような形態としても良い。

#### [0116]

その他の外部回路の構成として、映像信号の入力側では、チューナ404で受信した信号のうち、映像信号を増幅する映像信号増幅回路405と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路407などからなっている。コントロール回路407は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路408を設け、入力デジタル信号をm個に分割して供給する構成としても良い。

### [0117]

チューナ404で受信した信号のうち、音声信号は、音声信号増幅回路409に送られ、その出力は音声信号処理回路410を経てスピーカ413に供給される。制御回路41



# [0118]

図24は液晶表示モジュールの一例であり、TFT基板200と対向基板229がシー ル材226により固着され、その間に画素部101と液晶層230が設けられ表示領域を 形成している。着色層250はカラー表示を行う場合に必要であり、RGB方式の場合は 、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板2 00と対向基板229の外側には偏光板251、252が配設されている。光源は冷陰極 管258と導光板259により構成され、回路基板257は、フレキシブル配線基板25 6によりTFT基板200と接続され、コントロール回路や電源回路などの外部回路が組 みこまれている。

# [0119]

図25この液晶表示モジュールを筐体2301に組みこんでテレビ受像機を完成させた 状態を示している。液晶表示モジュールにより表示画面2303が形成され、その他付属 設備としてスピーカ2304、操作スイッチ2305などが備えられている。このように 、本発明によりテレビ受像機を完成させることができる。


# [0120]

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ 、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の 表示媒体として様々な用途に適用することができる。

# 【図面の簡単な説明】

# [0121]


- 【図1】本発明の液晶表示パネルの構成を説明する上面図である。
- 【図2】本発明の液晶表示パネルの構成を説明する上面図である。
- 【図3】本発明の液晶表示パネルの構成を説明する上面図である。
- 【図4】本発明の液層表示パネルの作製方法を説明する断面図である。
- 【図5】本発明の液層表示パネルの作製方法を説明する断面図である。
- 【図6】本発明の液層表示パネルの作製方法を説明する断面図である。
- 【図7】本発明の液層表示パネルの作製方法を説明する断面図である。
- 【図8】本発明の液層表示パネルの作製方法を説明する断面図である。
- 【図9】本発明の液層表示パネルの作製方法を説明する断面図である。
- 【図10】本発明の液層表示パネルの作製方法を説明する断面図である。
- 【図11】本発明の液層表示パネルの作製方法を説明する断面図である。
- 【図12】本発明の液層表示パネルの作製方法を説明する断面図である。 【図13】本発明の液層表示パネルの作製方法を説明する上面図である。
- 【図14】本発明の液層表示パネルの作製方法を説明する上面図である。
- 【図15】本発明の液層表示パネルの作製方法を説明する上面図である。
- 【図16】本発明の液層表示パネルの作製方法を説明する上面図である。
- 【図17】本発明の液晶表示パネルの駆動回路の実装方法(COG方式)を説明する
- 図である。 【図18】本発明の液晶表示パネルの駆動回路の実装方法(TAB方式)を説明する 図である。
- 【図19】本発明の液晶表示パネルの駆動回路の実装方法(COG方式)を説明する 図である。
- 【図20】本発明の液層表示パネルにおいて走査線側駆動回路をTFTで形成する場 合の回路構成を説明する図である。
- 【図21】本発明の液層表示パネルにおいて走査線側駆動回路をTFTで形成する場 合の回路構成を説明する図である(シフトレジスタ回路)。
- 【図22】本発明の液層表示パネルにおいて走査線側駆動回路をTFTで形成する場 合の回路構成を説明する図である(バッファ回路)。




- 【図24】本発明の液晶表示モジュールの構成を説明する図である。
- 【図25】本発明により完成するテレビ受像機の構成を説明する図である。
- 【図26】本発明の液層表示パネルを説明する上面図である。
- 【図27】図26で説明する液晶表示パネルの等価回路図である。
- 【図28】本発明に適用することのできる液滴吐出装置の構成を説明する図である。
- 【図29】本発明のEL表示パネルを説明する断面図である。




【書類名】図面 【図1】








【図3】






【図4】




















【図7】






【図8】






【図9】






【図10】







【図11】








【図13】


























# 【図17】









# 【図18】









【図19】






【図20】







## 【図21】




### 【図22】














【図25】



















【図29】





#### 【書類名】要約書

【要約】

【課題】 従来踏襲されてきた液晶表示装置の製造技術は、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法であり、材料コストを浪費し、多量の廃液を処理することが要求されていた。

【解決手段】 配線層若しくは電極を形成する導電層や、所定のパターンを形成するためのマスク層など液晶表示装置を作製するために必要なパターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法により形成して、液晶表示装置を製造することを特徴とするものである。選択的にパターンを形成可能な方法として、導電層や絶縁層など形成し対し、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形成することが可能な、液滴吐出法を用いる。

【選択図】 図7



出願人履歴情報

識別番号

[000153878]

1. 変更年月日 [変更理由]

1990年 8月17日

新規登録

住 所 氏 名 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所